運算子庫:硬體平台
此運算子在幀擷取卡與 pixelPlant 板卡 Px100 及 Px200 之間, 以及從 pixelPlant 板卡至幀擷取卡之間,分別建立資料鏈路。 TxLink 代表輸出介面運算子。 該鏈路能夠傳輸任何影像格式的数据。 鏈路的格式會由連接至 TxLink 運算子的運算子自動指定。
參數Channel_ID指定虛擬資料通道的唯一識別碼。 此參數用於定位對應的接收器並建立通道通訊。 通道識別碼會佔用一個類型為 TxLink 的裝置資源。 請檢查 裝置資源 以查看完整的裝置資源清單。
資料傳輸由 `VisualApplets ` 的流量控制機制所管理,因此無需緩衝, 例如,RxLink 輸入可直接連接至 `DmaFromPc` 運算子,無需使用 `ImageBuffer` 運算子。 然而,若使用如各類相機運算子這類的無限資料來源,在 `TxLink` 之前仍需進行緩衝。
資料鏈路是 px100/200 板卡與 mE4VD4-CL 板卡之間的虛擬通道。 虛擬 TxLink 通道的最大數量不得超過 61。 此外,請盡可能減少連結數量,以有效利用頻寬和 FPGA 資源。 所有虛擬 TxLink 資料通道在內部皆映射至單一物理連結,其頻寬為 1GByte/s。
Channel_IDs 的順序不限,且可從 1 到 61 之間的任一索引開始。不過,所有索引都必須是唯一的。 請注意,在接收端,RxLinks 的 ID 必須與發送端的 TxLinks 的 ID 相同。
同一電路板上的 TxLink 與 RxLink 並不共用相同的物理通道,且完全獨立, 也就是說,同一電路板上的 RxLink 與 TxLink 操作者可以擁有相同的或不同的 Channel_ID,且彼此之間 毫無關聯。
![]() |
使用 PixelPlant 對設計進行路徑優化 |
|---|---|
|
為了優化使用 PixelPlant PX100/PX200/PX200e 針對mE4 進行設計時的佈線結果(在建置階段),我們建議 採用能確保位寬與並行度之積為 64 的倍數 的位寬與並行度設定。 若該乘積恰好為 64,則可預期獲得最佳佈線結果。 product = n * 64 當 n = 1 時,可獲得最佳的路由結果。 若位寬與並行度的乘積為 2 的冪次,且小於或等於 64(但不為 1、2 或 4),則亦可預期獲得非常良好的佈線結果。其他配置可能會導致時序錯誤。 |
| 適用於硬體平台 |
|---|
| mmicroEnable IV VD4-CL/-PoCL |
| pixelPlant 100 |
| pixelPlant 200 |
| Link Parameter | Input Link I |
|---|---|
| Bit Width | [1, 64] |
| Arithmetic | {unsigned, signed} |
| Parallelism | any |
| Kernel Columns | any |
| Kernel Rows | any |
| Img Protocol | {VALT_SIGNAL, VALT_LINE1D, VALD_PIXEL0D} |
| Color Format | any |
| Color Flavor | any |
| Max. Img Width | any |
| Max. Img Height | any |

![[注意]](../common/images/admon/note.png)
上一頁

