Operator Library: Hardware Platform
此運算子提供從擷取卡到 Pixelplant 機板 Px100 和 Px200，以及從 Pixelplant 機板到擷取卡的資料鏈結。 TxLink 代表輸出介面運算子。 該鏈結能夠傳輸任何影像格式的資料。 鏈結格式由連接至 TxLink 運算子的運算子自動指定。
參數 Channel_ID 指定虛擬資料通道的唯一 ID。 這對於定址對應的接收器並建立通道通訊是必要的。 通道 ID 會佔用一個 TxLink 類型的裝置資源。 請檢查 Device Resources 以取得裝置資源的完整清單。
資料傳輸由 VisualApplets 的流量控制所控制，不需要進行緩衝， 例如，RxLink 輸入可以直接連接到 DmaFromPc 運算子，而無需使用 ImageBuffer 運算子。 然而，如果使用無限來源（例如任何相機運算子），在 TxLink 之前仍然需要進行緩衝。
資料鏈結是 px100/200 機板與 microEnable IV VD4-CL 機板之間的虛擬通道。 虛擬 TxLink 通道的最大數量不得超過 61。 同時請考慮使用盡可能少的鏈結，以有效利用頻寬和 FPGA 資源。 所有虛擬 TxLink 資料通道都在內部對應到頻寬為 1GByte/s 的單一實體鏈結上。
Channel_ID 可以是任何順序，並且可以從 1 到 61 之間的任何索引開始。不過，所有索引都必須是唯一的。 請注意，接收器端的 RxLinks 必須具有與傳送端 TxLinks 相同的 ID。
同一機板上的 TxLinks 和 RxLink 不共享相同的實體通道且完全獨立， 亦即同一機板上的 RxLink 和 TxLink 運算子可以具有相同或不同的 Channel_ID，且彼此完全無關。
![[備註]](../common/images/admon/note.png) |
使用 Pixelplant 之設計的最佳化路由 |
|---|---|
|
為了最佳化 mE4 搭配 Pixelplant PX100/PX200/PX200e 設計的路由結果（在建置期間），我們建議 使用確保 Bit Width 與 Parallelism 的乘積為 64 的倍數之設定。 如果乘積剛好為 64，則可預期獲得最佳的路由結果。 product = n * 64 n = 1 可獲得最佳的路由結果。 如果 Bit Width 與 Parallelism 的乘積是 2 的次方且小於或等於 64（但不是 1、2 或 4），也可以預期獲得非常好的路由結果。其他設定可能會導致時序錯誤。 |
| 適用於硬體平台 |
|---|
| microEnable IV VD4-CL/-PoCL |
| Pixelplant 100 |
| Pixelplant 200 |
| Link Parameter | Input Link I |
|---|---|
| Bit Width | [1, 64] |
| Arithmetic | {unsigned, signed} |
| Parallelism | any |
| Kernel Columns | any |
| Kernel Rows | any |
| Img Protocol | {VALT_SIGNAL, VALT_LINE1D, VALD_PIXEL0D} |
| Color Format | any |
| Color Flavor | any |
| Max. Img Width | any |
| Max. Img Height | any |
上一頁
